01

存算一体，进入交付时刻

2026年，存算一体赛道的节奏骤然加快。

8月24日，小米发布玄戒O100高带宽AI加速芯片，采用6nm工艺与3D晶圆级堆叠，近存计算带宽达1.22TB/s，正式加入存算一体战局。

再往前，8月中旬，成立仅两年多的谦合益邦完成超20亿元B轮融资，同时披露其4层3D DRAM堆叠存算一体芯片成功回片点亮；皓泽科技发布面向端侧AI的VVT300 SoC，计划年内量产出货。

更早前的7月13日，东方算芯率先发布全球首颗软件定义近存计算3D芯片DF1000，基于14nm制程实现520 TFLOPS算力，目前已进入量产交付阶段。

在这个过程中，存算一体开始从实验室里的新架构，变成越来越多芯片公司试图布局的核心技术。

后摩智能的存算一体芯片后摩漫界M50已经完成量产，在Agent Computer、智能终端、陪伴机器人等实际产品规模化落地；知存科技的存算一体芯片则已经在可穿戴等终端实现千万级出货。

融资、流片、点亮、量产、交付，这些原本属于不同阶段的关键词，开始密集出现在同一个赛道。

IIM信息数据显示，2025年全球存算一体市场规模已达到48.7亿美元，同比增长超过六成，预计到2030年将增长至312.5亿美元。

一个关键的变化是：存算一体正从“技术可行”走向“产品可用”。

过去，一篇论文、一次IP验证，就足以证明一条技术路线的价值；如今，量产落地、规模部署、被消费者真实感知，才是新的门槛。

可问题是：同样叫存算一体，真正能交付的产品之间，到底差了多远？

02

同样叫存算一体，

区别在哪？

首先需要厘清的是，“存算一体”并不是一种单一技术。

它更像一个共同的方向：让计算进一步靠近数据，从而减少传统冯·诺依曼架构中大量的数据搬运和功耗开销。

但“靠近”可以发生在不同位置。

从广义上看，近存计算（Processing Near Memory，PNM）、存内处理（Processing-in-Memory，PIM）和存内计算（Compute-in-Memory，CIM），都属于这一方向。

PNM更多是在存储器附近增加计算能力；PIM则进一步将处理能力放入存储系统内部；CIM则更进一步，让计算直接发生在存储阵列中。

它们解决的是同一个问题，但产业基础并不相同。

PNM和PIM通常与DRAM、HBM等存储制造体系深度绑定，因此三星、SK海力士等存储巨头具有天然优势；CIM则更多发生在芯片设计层面，SRAM、NOR Flash以及RRAM、MRAM等不同介质都可以成为计算阵列的一部分，因此吸引了大量AI芯片创业公司进入。

但即使只讨论CIM，当前行业的技术选择，也至少涉及三个维度。

第一个维度，是数据存在哪里。

SRAM、DRAM、NOR Flash等成熟存储介质，以及RRAM、MRAM等新型非易失性存储器，都可以成为存算一体的基础。

不同介质决定了不同的能力边界：SRAM速度快、工艺成熟，但容量和面积效率有限；NOR Flash适合低功耗场景；DRAM具有更大的容量基础；RRAM、MRAM等则拥有非易失、高密度等潜力，但在器件一致性、可靠性和制造成熟度上仍需要持续验证。

从市场占比来看，2025年全球存算一体处理器芯片出货量突破8.9亿颗，其中基于SRAM架构的产品占比54%，RRAM与Flash架构产品分别占28%和15%，新型忆阻器架构开始进入小批量验证阶段，2026年预计出货量可达1200万颗。

第二个维度，是计算如何完成。

模拟、数字以及数模混合，是三种不同的实现方式。

模拟计算通常能够获得更高的能效，但需要处理精度、噪声和工艺波动等问题；数字计算在精度和鲁棒性上更有优势，也更容易支持复杂模型和通用计算，但需要在面积和能效之间重新权衡。

2025年，数字存算方案以55.3%的份额主导全球市场（约21.3亿美元），模拟存算凭借端侧能效优势占据27.8%，数模混合方案占16.9%，预计2026年将升至30.5%。

第三个维度，则是芯片如何集成。

二维和3D并不是与SRAM、RRAM、模拟计算并列的技术路线，而是另一个层面的架构选择。

二维仍然是当前大多数产品采用的方式，而近两年快速升温的3D技术，则通过垂直堆叠进一步缩短不同存储层级之间的距离。

这里容易产生一个误解，即把3D堆叠等同于存算一体。

3D解决的是芯片如何在垂直方向进行集成；存算一体解决的是计算如何进一步靠近数据，两者属于不同维度的技术选择。只有当存内计算或近存计算能力，与3D堆叠技术结合，才形成3D CIM、3D PIM等具体方向。

因此，如果把SRAM、RRAM、模拟计算和3D简单并列成几条“存算一体路线”，其实会混淆不同层面的技术概念。

实际上，它们解决的是不同层面的问题。

而这些技术选择最终会落到同一个问题上：谁更容易走出实验室，真正进入市场？

03

进入产业化，先过三道槛

从1969年学术界提出概念，到2012年深度学习引发硬件瓶颈觉醒，再到2020年前后产业界正式介入芯片级研发，存算一体走过了漫长的孕育期。真正的产业化转折，发生在2024至2026年这三年间。

但“进入产业化”不是一句笼统的判断，而是有相对明确的标准，可以收敛为两点。

第一，这项技术能否为芯片带来客户能感知到的差异化硬件指标，比如在同等功耗下提供更高的算力、部署更大的模型，这是技术获得市场准入的基本条件。

第二，集成了这项技术的芯片能否实现大规模量产，这里面涉及大量工程上的难点，比如制造过程中工艺、电压、温度等因素带来的偏差，都需要逐一克服。

要做到这两点，中间横亘着三道门槛。

第一道，是工程化。

产业化过程中最重要的两个技术证明，一是证明这项技术确实能够带来传统架构难以提供的性能或能效优势；二是证明这种优势可以在不同芯片、不同批次和不同环境下稳定复制。

在实际工程中，性能优势可以在一次流片中得到验证，但稳定复制意味着同一颗芯片必须在不同电压、温度、工艺偏差和长时间运行下，始终给出接近一致的结果；模拟计算中的噪声、器件老化带来的漂移、存储阵列在不同批次间的细微差异，都会让“能算”和“每一颗都能算好”之间出现距离。

不解决这些，芯片就只能停留在样片和Demo阶段。

第二道门槛，是软件工具链。

芯片架构发生变化之后，模型并不会自动运行在新的硬件上。算子如何拆分和映射、模型如何编译、量化如何进行、不同模型如何快速适配，都会影响硬件能力最终能够释放多少。

目前，行业已经出现开源工具链和自动化设计工具，但整体上仍面临设计自动化不足、编译器生态碎片化、软件与硬件深度绑定形成“孤岛”等问题，距离成熟、统一的产业生态尚有较大距离。

这意味着，当存算一体开始进入大模型应用之后，软件能力可能会成为新的竞争壁垒。

谁能够更快支持新的模型和算子，谁能够降低客户的部署门槛，谁就更有可能把芯片从少数专业用户手中推向更广泛的市场。

后摩智能在M50上的实践，正是沿着这一思路向前推进。其自研软件栈后摩大道兼容PyTorch、TensorFlow等主流框架，免去手动调参与量化校准，大幅压缩部署周期；同时原生适配ARM Linux平台及Qwen、Llama等主流大模型，实现开箱即用。

对于一颗面向大模型的AI芯片而言，这种能力的重要性并不亚于单纯的峰值算力。因为客户真正购买的不是一组TOPS数字，而是模型能否快速运行起来。

第三道门槛，则是市场，这也是决定一项技术最终能否形成真正护城河的关键。

过去，存算一体经常被描述为一种能够解决“存储墙”的未来技术，但对于客户来说，技术愿景本身并不足以形成订单。企业必须找到一个传统计算架构已经越来越难以解决，同时又足够大的市场。

NOR Flash模拟存算率先进入可穿戴设备，就是因为低功耗需求足够明确。SRAM数字存算开始进入端侧大模型，则是因为模型规模不断增加之后，传统端侧AI架构面临新的功耗和带宽压力。

不同路线的商业化路径虽然不同，但背后的逻辑相同：技术成熟只是基础条件，真正决定存算一体能不能获得订单的，是传统架构在具体AI应用场景中越来越难以满足需求的那个临界点。

04

需求先到哪里，

存算一体就先在哪里落地

如果从产业化结果倒推，第一批跑出来的存算一体产品，并不是因为采用了某一种“最先进”的技术路线。

更重要的原因是，它们先找到了传统计算架构开始出现明显瓶颈的场景。

最早跑出来的一批需求，来自低功耗终端。

智能耳机、智能手表、智能眼镜等设备，对AI能力的需求不断增加，但它们的电池容量、散热能力和芯片面积都极为有限。

在这样的场景里，用户并不关心设备拥有多高的峰值TOPS，更关心的是：语音识别能不能实时运行，AI功能开启之后电池能撑多久。

这给低功耗存算一体提供了最早的市场空间。

知存科技就是这一阶段较具代表性的案例。其基于NOR Flash的模拟存算技术已经进入实际终端产品，并实现千万级出货，搭载于华为、小米等品牌的智能可穿戴设备中。

这条路线率先商业化，正是因为匹配了当时最明确的一类需求。

但到了大模型时代，端侧AI开始出现新的变化。

AI能力不再局限于简单的语音和视觉任务。

AI PC、Agent Computer、陪伴机器人等新设备，需要在本地运行更复杂、更大规模的模型。模型规模不断增加，但终端设备的功耗、散热和面积并没有同步增长。

传统的方式是继续增加NPU或GPU资源，但随着模型和数据量增加，计算单元和存储单元之间频繁搬运数据带来的功耗和带宽压力开始越来越明显。

这为另一类存算一体产品打开了空间。

后摩智能的M50，可以看作这一阶段的一个典范。

M50采用数字存算一体架构，已于2026年2月实现量产。在10W级功耗下，其算力达到160 TOPS，可流畅运行30B至122B参数量级大模型。

与此前存算一体更多用于相对轻量的AI任务不同，M50瞄准的是更大规模的大模型推理。目前，基于M50的产品已经进入Agent Computer、智能终端、陪伴机器人以及通信AI RAN边缘服务器等场景，包括联想AI主机P7、长城N90 Pro等终端应用。后摩智能率先完成从芯片量产到多场景应用的商业化闭环，成为行业内率先跑通存算一体大模型落地的企业之一。

除了后摩智能之外，九天睿芯、炬芯科技等企业也在推进基于SRAM的存算技术。其中，一部分公司选择将存算能力作为整个AI芯片架构的一部分，而非单独销售一颗“存算一体芯片”。

这也是当前行业竞争的一个特点：随着产品进入市场，存算一体正在逐渐从单独的技术标签，变成AI芯片内部的一种架构能力。

当然，并不是所有技术路线都已经走到这一步。

RRAM、MRAM等新型非易失性存储器仍然受到行业关注。

亿铸科技已经完成基于ReRAM的AI大算力POC验证芯片点亮，并继续向工程样片和量产推进；寒序科技则联合三星完成了基于8nm eMRAM工艺的边缘AI芯片流片。

这些路线并不缺少技术想象力，非易失性、高密度以及潜在的高能效，正是它们受到关注的重要原因。问题在于，存储器本身仍需要持续解决制造一致性、可靠性等问题，再叠加存内计算，工程化难度进一步提高。

从这个阶段的结果看，最先规模化落地的路线，未必是理论指标最突出的，却通常是制造成熟度更高、应用场景更清晰的那一类。量产能力和场景匹配度，正在成为比单点性能更早决定路线命运的因素。

05

存算一体，

正在被新的AI需求推向更深处

当NOR Flash存算开始进入可穿戴设备，SRAM CIM开始尝试承载端侧大模型之后，行业面临的问题变成了：存算一体还能进入哪些场景？

这背后是一个更根本的产业趋势：AI计算需求正从云端向端侧、边缘侧快速迁移，模型规模不断增长的同时，对功耗、带宽、延迟的约束却更加苛刻。传统架构在数据搬运上的瓶颈日益突出，驱使整个行业从不同技术路径出发，寻找更高效的计算范式。

3D就是其中一个方向。

一方面，3D堆叠作为一项相对成熟的存储技术，已在HBM等场景中得到多代验证。三星、SK海力士及国内存储厂商持续推动垂直堆叠工艺的演进，不断提升存储密度与带宽上限。

2026年2月，三星在HBM基础上推出HBM PIM，在3D堆叠的DRAM层间直接嵌入存内计算逻辑，让数据在垂直方向上以更短路径完成计算。对于拥有DRAM和先进封装能力的存储厂商而言，这是从存储维度向计算靠近的自然延伸。

另一方面，以SRAM CIM为代表的计算技术，则从计算架构出发，通过消除数据搬运来提升计算密度和能效。

后摩智能的M50便是在这一路径上完成了从芯片量产到多场景商业化的闭环。而在完成CIM的验证之后，其正在推进的3D CIM探索，具体包括存算单元与堆叠大容量存储器之间的路由方式、可靠性检测以及BIST设计等方面，本质上是将已积累的计算能力与3D集成结合，尝试在存储容量、带宽和算力上实现同步提升。

与此同时，更广阔的技术探索正在多点展开。RRAM、MRAM、NOR Flash等新型存储介质，各自凭借在读写速度、耐久性、非易失性或制程兼容性上的差异优势，正在不同的应用边界上寻找自己的位置。

从可穿戴设备到工业物联网，从边缘服务器到车载计算。每一种技术都在回答同一个问题：在特定的算力、功耗、成本约束下，如何最有效地缩短数据与计算之间的距离？

未来，存算、3D集成、新型存储器以及不同计算架构之间，都可能形成各自的应用空间。对于行业来说，更重要的不是证明某一种技术能够覆盖所有场景，而是不断找到传统计算架构开始出现瓶颈的地方，并把存算能力转化为真正可交付的产品。

这或许也是存算一体进入产业化之后最重要的变化。

接下来真正决定这个行业能走多远的，不只是某一种技术路线的性能上限，还有量产良率、工具链、真实终端销量、客户续单，以及最关键的——技术能否持续匹配不断变化的产业需求。

当越来越多场景开始需要重新计算数据、算力与功耗之间的关系，存算一体的市场，也才真正有机会从一项技术创新，变成一个更大的产业。雷峰网雷峰网